FPGA

quartus + modelsim 联合仿真问题

2019-07-15 22:29发布

站内问答 / FPGA
1113 9 1518
本帖最后由 update 于 2016-8-7 13:40 编辑

大家好，一个quartus工程下有很多个.v源文件，每一个.v源文件都对应一个testbench文件，为什么在quartus+modelsim联合仿真的时候，但有的.v源文件进行仿真前，需要把它设置为顶层模块（源文件并没有语法错误），然后将工程分析和综合后，点击RTL simulation，就有结果了？

   


未设置为顶层模块 未设置为顶层模块
设置为顶层模块 设置为顶层模块
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
update
2019-07-16 06:23
小小晴_2016 发表于 2016-8-7 14:59
我每次仿真一个.v文件都要置顶重新编译，不然那么多.v文件，人家怎么知道你要仿真哪一个？

可能采用quartus+modelsim联合仿真这种方式时，modelsim是从顶层文件开始查找待测试的入口，我这个工程还没有在顶层模块中将待测试模块例化，记得以前如果在顶层文件中将待测试模块例化，也是可以出结果的

一周热门 更多>