FPGA

ISE14.7 双端口RAM IP核问题

2019-07-15 22:30发布

站内问答 / FPGA
7892 7 952
请问下大家，为什么我选择IP核生成器时没有 双端口RAM设计选项啊？芯片是Spartant 6. QQ截图20160802145335.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
fdsfengwu
2019-07-16 23:05
根据自己实际需要，分别配置两个端口的数据位宽和数据深度；可选项可以不用操作，按默认就好。

一周热门 更多>