FPGA

刚学verilog不久，求一个解决思路

2019-07-15 22:31发布

站内问答 / FPGA
9490 6 1798
本帖最后由 lhgsam 于 2016-7-31 22:33 编辑

定义如下：
22.jpg
B的每位对应A中连续4位的BCD码，如何把A中对应B为1的位提取出来，组成新的C？
示意图如下：
11.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
chenwei6991627
2019-07-16 10:52
用｛｝这个应该可以搞定的啊

一周热门 更多>