FPGA

关于静态时序分析计算的问题，求帮忙

2019-07-15 22:32发布

站内问答 / FPGA
7647 1 1154
      如图，计算的时候需要考虑Tvin，输入延时么？求问，如果有答案就更好了 谢谢
mmexport1450516225883.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
hxwwxh
2019-07-15 23:08
tco最小是1ns，thold是1.5ns肯定不行啦，tco>thold的
至于关键路径，就是组合逻辑延时最大的那块，那就是Vin到第二个触发器输入的那条路径吧。
最高频率的话，应该是关键路径的延时+4ns（Tsetup）+4ns(Tco)的倒数吧，具体就不算啦
因为也不是很懂，所以有错还请说出来哈

一周热门 更多>