FPGA

xilinx，ddrmig文件中管脚分配

2019-07-15 22:33发布

站内问答 / FPGA
6367 2 1468
使用xilinx spartan6，在工程中使用原语生成DDR控制器mig文件，DDR数据管脚定义发生改变，需要重新分配管脚，求告知，这个管脚分配要怎么弄
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
zlxdlg
2019-07-15 22:47
学习学习学习

一周热门 更多>