FPGA

赛灵思的DDR3读写地址一直重复怎么办？

2019-07-15 22:37发布

站内问答 / FPGA
3933 6 1782
       最近在用赛灵思的DDR3，用的AXi4接口，我写入的地址是按照突发长度来的，连续给8个读的地址，但是在DDR3端，dq_addr 一直在1418,1000,1010,0003,0002 等几个地址中重复，读的时候也是这样，不知道是什么情况，是哪儿的参数要改吗？参数都是和example来的，
       求知道的大神赐教，不甚感激，谢谢！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
wlj341021
2019-07-16 05:03
终于找到问题了，AXI4总线里的地址是字节地址，而不是和avalon总线一样，是位地址，真的是，又坑自己了一把，加油！

一周热门 更多>