FPGA

fifo读写问题

2019-07-15 22:38发布

站内问答 / FPGA
5748 13 1094
fifo第一个数读出来一直是0file:///C:UsersAdministrator.SC-201604260941DocumentsTencent Files1468492306ImageGroupImage2MJ88~}I1}L6UA{4QD}Z21YY.jpgfile:///C:UsersAdministrator.SC-201604260941DocumentsTencent Files1468492306ImageGroupImage2MJ88~}I1}L6UA{4QD}Z21YY.jpg QQ图片20160614143149.jpg
QQ图片20160614143205.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
13条回答
sinap_zhj
2019-07-16 21:27
当CPU在某一时段来不及响应所有的指令时，指令就会被安排在FIFO队列中，比如0号指令先进入队列，接着是1号指令、2号指令……当CPU完成当前指令以后就会从队列中取出0号指令先行执行，此时1号指令就会接替0号指令的位置，同样，2号指令、3号指令……都会向前挪一个位置.

一周热门 更多>