FPGA

Quartus，源文件用VHDL写的，测试文件testbench用Verilog写的，可以用Modelsim-Altera仿真吗？

2019-07-15 22:43发布

站内问答 / FPGA
11884 4 1419
有些人说ModelSim-Altera只支持“单一语言”
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
飘移
2019-07-16 10:11
谢谢楼主

一周热门 更多>