FPGA

求教VHDL编写三相输入

2019-07-15 22:44发布

站内问答 / FPGA
2858 1 1686
我的VHDL测试文件中要求有三相输入，分别是Uab(t)=128sin(327t+120°)，Ubc(t)=128sin327t，Uca(t)=128sin(327t+240°)。
求教如何转成把这三个式子编写成VHDL语言输入
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
ha*ke
2019-07-16 02:52
sin函数写成表，使用RAM来实现。
相同的幅度，可以忽略；如果非要加个期限，乘以128，即低位增加7比特0.

一周热门 更多>