FPGA

quartus中原理图的数组输出怎么接pin？

2019-07-15 22:48发布

站内问答 / FPGA
16263 4 1192
如图，我给怎么给sent[5:0]到output连线啊？

原理图数组输出.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
正在路上的
2019-07-16 05:54
已解决！
只需要一个output，设为set_out[7..0]即可了。。。。。。
开始改成【7:0】，结果还是错误！

一周热门 更多>