FPGA

PLL的输出不能配置成想要的时钟

2019-07-15 22:52发布

站内问答 / FPGA
14608 5 1254

怎么不能上传图片？？？？？
不能配置成想要的160M时钟。


友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
yangtuzi2016
2019-07-16 05:11
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>