FPGA

always和initial赋值没搞懂

2019-07-15 22:53发布

站内问答 / FPGA
20096 2 1173
如图：
它的RTL为：
而它的RTL为：
为什么？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
正在路上的
2019-07-16 01:09
就是没搞懂他们为什么差别这麽大？
如下：
debug_initial.png

一周热门 更多>