最近接触到Verilog,了解到用Verilog能写一些电路,但是不太清楚的是写出来的电路如何测试?我想知道我的电路功能是否正确,应该用什么软件?
网上有人说用modelsim可以,于是下载了modelsim 10.1a,仿真真心不会,弄了好半天。这里为了简单描述我的问题,抄下从网上下载的分频代码!
分频module half_clk_dai.v
- module half_clk_dai(
- clk_in,
- rst,
- clk_out
- );
- input clk_in;
- input rst;
- output clk_out;
- reg clk_out;
- always @(posedge clk_in or negedge rst)
- begin
- if(!rst)
- clk_out<=0;
- else
- clk_out<=~clk_out;
- end
- endmodule
复制代码testbench
- `timescale 1ns/1ns
- module half_clk_top;
- reg clk_in;
- reg rst;
- initial
- begin
- clk_in=1;
- rst=1;
- #1000
- rst=1;
- end
- always #200 clk_in=~clk_in;
- half_clk_dai dai1(
- .clk_in(clk_in),
- .rst(rst),
- .clk_out(clk_out)
- );
- endmodule
复制代码两个代码都能编译通过,如下
启动仿真入附件:
根本得不到任何图像?是哪里弄错了?请知道的人能指点一下!谢谢了!
-
-
-
一周热门 更多>