FPGA

【求助】用Verilog HDL编写uart串口通信并存储RAM（ISE）

2019-07-15 23:03发布

站内问答 / FPGA
9587 9 1675
本人刚毕业，毫无FPGA开发相关经验。要求用UART串口实现数据收发，并在RAM实现读写，两个功能结合在一起。若有大神能帮助小弟，程序能综合编译，仿真，下板调试成功，愿予一定报酬。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
我爱小草hj
2019-07-17 03:56
买个开发板，就ＯK了

一周热门 更多>