FPGA初学疑问

2019-07-15 23:04发布

初学FPGA,有个疑问:一般用VERILOG描述硬件电路,看到有的资料是原理图的.bdf文件,请教下,一般在设计时,顶层文件都是用原理图的方式描述的么?  也想问下用VERILOG设计和用画原理图的区别。谢谢!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
12条回答
青竹林
2019-07-16 20:25
554605956 发表于 2016-2-18 09:07
嗯嗯,我在找资料的时候,有例程工程有顶层文件,有的工程是testbench文件,不知道有啥区别,劳烦指教,同时,非常感谢您的回答,谢谢!

顶层文件是你的工程文件,是必须要有的,而testbench文件是仿真文件,当你要用Modelsim对你的硬件电路仿真时,就需要编写testbench文件,对于如何编写你自己从网上查,有很多的教程。

一周热门 更多>