FPGA

cyclone V控制DDR3的读写，quartusII配置DDR3 ip核后，如何调用实现DDR3的读写呢，谢谢

2019-07-15 23:07发布

站内问答 / FPGA
6823 7 1580
DDR3的IP核配置完毕后，产生了好多文件，请问如何调用这些文件实现DDR3的读写呢？看了一些文章，说是要等到local_init_done为高电平后，才能进行读写操作。请问DDR3的控制命令如RASn，CASn等，是IP核自动产生的么？要如何配置条件，给DDR3写入数据并读取DDR3的数据，谢谢，现在头绪不清，第一次做，拜托各位解惑了
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
twz
2019-07-16 00:59
本帖最后由 twz 于 2016-1-14 20:48 编辑

没有用过Altera的芯片，只用过Xilinx的。但是原理应该差不多。所谓DDR3 IP核，实际上是DDR3控制器。这个控制器的接口有两类，一类面向用户，另一类直接连到DDR3芯片。它起什么作用呢？实际上就是简化DDR3的读写时序（因为直接实现DDR3读写时序太复杂了）。用户只要通过操作控制器的用户接口，就可以实现DDR3的读写操作了。控制器可以自动完成DDR3的初始化，并根据用户接口产生DDR3的读写时序，自动产生楼主说的RASn，CASn，WE, DQ这些信号，从而实现DDR3的读写。一般配置完IP后，在该IP目录下会生成仿真文件，可以通过运行这个现成的仿真文件来熟悉DDR3 IP的使用。另外要有看user_guide的习惯,user_guide里会介绍IP的使用方法。

一周热门 更多>