本帖最后由 yogaqingyun 于 2016-1-11 13:17 编辑
b=1时输出高阻态，cde都是高电平，当d变为低电平，ce也都为低；b=0时，输出为a是低电平。求个小程序，我自己的仿真总是不对啊。用Verilog描述完是这样的就行。
b=1时输出高阻态，cde都是高电平，当d变为低电平，ce也都为低；b=0时，输出为a是低电平。求个小程序，我自己的仿真总是不对啊。用Verilog描述完是这样的就行。
![]8IPB36$KZ@E@U6V5%J_`K1.png](data/attach/1907/cdg9h3z5szh9yx1dluehox3neag5vnh3.png "]8IPB36$KZ@E@U6V5%J_`K1.png")
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 yogaqingyun 的问题《我想实现这样的三态门逻辑，能否实现啊，请大侠们赐教啊！！》','https://www.xiaopingtou.net/q-46615.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
一周热门 更多>