FPGA

关于altera lvds收发ip核

2019-07-15 23:12发布

站内问答 / FPGA
2609 1 1145
what is the deserialization factor？这一个设置最大为10吗？如果我要发送或接收12bit该怎么做？use external pll ？ 这个打勾和不打勾的区别在哪里，

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
xudongyu
2019-07-16 04:33
好牛掰                                    

一周热门 更多>