FPGA

大神们，这个图怎么分析。

2019-07-15 23:13发布

站内问答 / FPGA
9581 4 1192
三态门高阻态时，同或门输出状态怎么判断？
F的 逻辑表达式
IMG_20151215_105708.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
gjianw217
2019-07-16 02:06
第一级是与非门，第二级为同或门，所以可以得到：

F=(ABC)'D+((ABC)')'D'

一周热门 更多>