FPGA

RTL级的功能仿真结果和系统级建模仿真的结果比较

2019-07-15 23:14发布

站内问答 / FPGA
5216 1 933
我是做数字滤波器的，别人从系统级进行建模、仿真来完成设计，我从RTL级开始对其设计进行 验证。进行仿真时，两者结果是否相等吗？如果可以存在差异，其影响因素是什么？允许的误差范围是多少呢？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
小梅哥
2019-07-16 01:58
系统级指的是dspbuilder吧

一周热门 更多>