本帖最后由 inception1900 于 2015-11-16 14:51 编辑

tmp，tmp_num 是std_logic_vector(15 downto 0),tmp输入，tmp_num 输出，如何消除下面VHDL描述组合逻辑出现的竞争（不采用时钟方式）
tmp_num(15)<=tmp(15);
tmp_num(14)<=tmp(14) xor tmp_num(15);
tmp_num(13)<=tmp(13) xor tmp_num(14);
   tmp_num(12)<=tmp(12) xor tmp_num(13);
   tmp_num(11)<=tmp(11) xor tmp_num(12);
   tmp_num(10)<=tmp(10) xor tmp_num(11);
   tmp_num(9)<=tmp(9) xor tmp_num(10);
   tmp_num(8)<=tmp(8) xor tmp_num(9);
   tmp_num(7)<=tmp(7) xor tmp_num(8);
   tmp_num(6)<=tmp(6) xor tmp_num(7);
   tmp_num(5)<=tmp(5) xor tmp_num(6);
   tmp_num(4)<=tmp(4) xor tmp_num(5);
   tmp_num(3)<=tmp(3) xor tmp_num(4);
   tmp_num(2)<=tmp(2) xor tmp_num(3);
   tmp_num(1)<=tmp(1) xor tmp_num(2);
   tmp_num(0)<=tmp(0) xor tmp_num(1);