FPGA

Altera DDR2 IP核

2019-07-15 23:20发布

站内问答 / FPGA
8368 7 1735
本帖最后由 dybttkl 于 2015-11-1 13:26 编辑

用的cycloneiii 里面的ddr2 ip核。感觉网上的资料很少，仿真的倒很多，但是真正到用户接口那段时序的解释却一个也没有。为何没人写个教程
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
dybttkl
2019-07-16 08:01
调完了，感觉用户手册里面写的有点问题，还很模糊

一周热门 更多>