FPGA

FPGA纯小白求问一个基础问题

2019-07-15 23:20发布

站内问答 / FPGA
8796 5 1418
我在Quartus ii13.0里面用verilog  HDL写了几行代码，然后开TestBench给了激励，但是最后用modelsim仿真的时候却在work里面找不到ywd2_vlg_tst文件，，自然也就看不到波形
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
srxh
2019-07-16 00:32
仿真前要先设置Testbench文件

一周热门 更多>