FPGA

FPGA IO设计

2019-07-15 23:21发布

站内问答 / FPGA
7434 6 1427
关于FPGA的IO设计，我有以下几个疑问，希望大家多多指教
1. 在FPGA设计中(Altera cyclone IV)，对于一个三态口来说，设置成输入，是不是悬空的啊？（这种问题是不是找相应的手册会有比较详细的结构图，因为是新人对于找资料解决问题，还是比较弱，往往无从下手）
2. 想对FPGA的IO，设计成可配置的形式，可以当普通IO口使用，有输入输出，也可以配置成复用模式，可配置成复用功能，复用输入功能好像会遇到扇入的问题，大家有没有比较好的思路。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
卓小豪
2019-07-16 03:44
西部大道 发表于 2015-10-31 20:47
Altera的FPGA在配置信息里也可以决定IO是设置成上拉下拉三态或者不做任何处理，就像Xilinx的UCF中设置的上拉下拉或三态一样。
另外你说FPGA的I/O复用模式，一般的复用IO都是厂家定义好的，比如说配置管脚什么的，真正给用户的I/O就是当成I/O用啊，具体怎么用你可以自己用语言定义。 ...

我知道可以设置IO的上下拉，如果设置为三态，那么当IO当输入口应用时，它是悬浮吗？
另外我说的IO复用是想说，我的系统可能有IIC、SPI等等，外部会再加一个板子，I这个时候我希望和板子连接的IO很灵活，可以通过ARM的配置，来实现它是IIC引脚或者是SPI引脚，或者单纯把这个IO拉高拉低

一周热门 更多>