FPGA IO设计

2019-07-15 23:21发布

关于FPGA的IO设计,我有以下几个疑问,希望大家多多指教
1. 在FPGA设计中(Altera cyclone IV),对于一个三态口来说,设置成输入,是不是悬空的啊?(这种问题是不是找相应的手册会有比较详细的结构图,因为是新人对于找资料解决问题,还是比较弱,往往无从下手)
2. 想对FPGA的IO,设计成可配置的形式,可以当普通IO口使用,有输入输出,也可以配置成复用模式,可配置成复用功能,复用输入功能好像会遇到扇入的问题,大家有没有比较好的思路。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。