{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 caojianxun 的问题《昨天参加一个FPGA笔试，遇到了 几个问题》','https://www.xiaopingtou.net/q-46903.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
1. 根据同步设计原则，写出以下程序的不足之处
always@（posedge clk or posedge rst）
if(rst) q=1'b0;
else if(en) q=d;
2.
为了处理大流量，硬件设计者往往在并行结构以及流水线结构中作出选择，请根据图说明若达到相同的处理速率这两个结构的主要差别（见图片）
3.
根据通用FIFO判断下列是否可以正确工作
assign fifo_rden=(!fifo_empty)?1'b1:1'b0;
always@（posedge clk or posedge rst）
if(rst) q=1'b0;
else if(en) q=d;
2.
为了处理大流量，硬件设计者往往在并行结构以及流水线结构中作出选择，请根据图说明若达到相同的处理速率这两个结构的主要差别（见图片）
3.
根据通用FIFO判断下列是否可以正确工作
assign fifo_rden=(!fifo_empty)?1'b1:1'b0;
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
一周热门 更多>