FPGA

数据采集卡

2019-07-15 23:22发布

站内问答 / FPGA
7706 4 1011
本人想做一款8通道24位的数据采集卡，现在选型的24位AD芯片 数字信号是并行输出的，导致需要24*8个IO端口来接收数据，怎么样才能减少IO端口？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
190595349@qq.co
2019-07-16 02:45
如果没其他要求，可以试试换一个串口的AD芯片，这个并口管脚数没法少的哦，楼主

一周热门 更多>