专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
Virtex-II 配置回读问题
2019-07-15 23:23
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
8683
1
1552
想通过SelectMAP方式回读Virtex-II的配置存储器,遇到一些问题,想请问大神。(1)手册说回读捕捉要在设计中实例化名字为 CAPTURE_VIRTEX2这个库原语,下图为我实例化的库原语,不知道对不对。
(2)手册说,回读过程发送完SHUTDOWN序列(30008001h,0000000B为SHUTDOWN指令)后,DONE信号会变低,回读完成后,再变高,但是我用逻辑分析仪观察,DONE信号一直为高电平,不知道为什么,还请大家帮忙看看,谢谢~~
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
1条回答
329978483
2019-07-16 05:00
*************TCC相关配置****************/
TMOD = 0x02;
EA=1;
ET0=1;
TH0 = 243; //11.0592 50Hz
TL0 = 243;
TR0 = 1;
/***************************************************
**函数名称:void timer0(void) interrupt 1
**函数功能:TCC中断服务函数
***************************************************/
void timer0(void) interrupt 1
{
// count++;
if(flag == 1)
SEND = !SEND;
else
SEND = 0;
}
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
TMOD = 0x02;
EA=1;
ET0=1;
TH0 = 243; //11.0592 50Hz
TL0 = 243;
TR0 = 1;
/***************************************************
**函数名称:void timer0(void) interrupt 1
**函数功能:TCC中断服务函数
***************************************************/
void timer0(void) interrupt 1
{
// count++;
if(flag == 1)
SEND = !SEND;
else
SEND = 0;
}
一周热门 更多>