FPGA

关于Modelsim的使用方法请教

2019-07-15 23:26发布

站内问答 / FPGA
2647 15 1557
我是通过quartus来调用Modelsim的，比如程序写完之后综合完成后调用Modelsim进行仿真。
但是如果发现仿真的结果不对，我就要去返回修改verilog代码，再编译综合。那么问题来了，
此时，我是要把Modelsim关闭，再重新调用modelsim吗？
我一直是这么做得，但是发现很浪费时间，请问各位有什么
好方法吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
15条回答
2013crazy
2019-07-17 05:32
crjmail 发表于 2015-10-12 10:37
请问你是不是经常用do文件来操作？这个很重要吗？

挺好用的，我一般是一开始是自动调用的，第二次就写do文件，方便仿真，不用每次都关闭软件重来

一周热门 更多>