麻烦各位帮我看一下,出现下面的代码出现什么问题?怎么解决?

2019-07-15 23:34发布

module  Column_scan_seg(
       
                input                                                        clk,
                input                                                        rst_n,
                output        [1:0]         Column_scan
);
        reg        [18:0]        counter1;

        always@(posedge        clk        or        negedge        rst_n)
                begin
                        if(!rst_n)
                       
                                                        counter1<=19'd0;
                               
                        else        if(counter1==499_999)
                                                        counter1<=19'd0;
                        else
                                                        counter1<=counter1+1'b1;
                end
               
                reg[1:0]        t;
               
        always@(posedge        clk        or        negedge        rst_n)
                        begin
                                if(!rst_n)
                                                                t<=2'd0;
                                else        if(t==2'd2)
                                                                t<=2'd0;
                                else       
                                                                t<=t+1'b1;
          end

        reg        [1:0]        Column_scan_0;
        always@(posedge        clk        or        negedge        rst_n)
                begin
                                if(!rst_n)
                                                                Column_scan_0<=2'b10;
                                else        if(counter1==4999_999)
                                                case(t)
                                                                2        'd0:        Column_scan_0<=2'b10;
                                                                2        'd1:        Column_scan_0<=2'b01;
                                                endcase
                  end
        assign                Column_scan=Column_scan_0;
endmodule

1 1
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。