FPGA

Verilog仿真时出现如下报错是什么原因

2019-07-15 23:36发布

站内问答 / FPGA
3969 4 1791
用modelsim仿真时出现很多报错（部分报错如图），但是感觉他提示的“：”“else”“end”等处都没有问题啊，老看到一个词only in systemVerilog，我觉得可能与这个有关系，有没有人遇到过，怎么解决啊，跪求
QQ截图20150826115039.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
1984619809
2019-07-16 04:27
是不是用了系统函数，如$，在modelsim里面系统函数是无法综合的

一周热门 更多>