{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 奔跑__在路上 的问题《RTL级仿真与门级仿真》','https://www.xiaopingtou.net/q-47236.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
本人最近用verilog代码写了一个DDS正弦波发生器，RTL仿真波形正确，但门级仿真出现毛刺，不知道该如何去掉这些毛刺？我用的是quartus ii 15.0，一开始没分清各种仿真，编译完后就直接调用了modelsim进行门级仿真，发现有毛刺，后来才知道有RTL仿真，运行后波形很好。想问下如何消除门级仿真中出现的毛刺？通过时序约束可以吗？
上图为RTL仿真，下图为门级仿真
上图为RTL仿真，下图为门级仿真
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
一周热门 更多>