这个是等精度测频的原理图，闸门信号有效时，当被测信号上升沿来时，两个计数器分别对被测信号和标准时钟信号进行计数，但是现在问题是，怎么控制这两个计数器同时开始计数呢？如果用两个always的话，计数器2可以用
always @(posedge fx or negedge clr)   //带清零和使能的计数器
      begin
               if(!clr) counter2 <= 32'b0;  //异步复位
                         else if(Gate) counter2 <= counter2 + 1'b1
                  else counter2 <= counter2;

但是计数器1，也就是对标准信号的计数，怎么编程实现呢，如果用always的话，always @(posedge fx or negedge clr) ，因为它开始计数的时间就是被测信号上升沿来，门控有效时，但是它是clk来一个它计一个数，着怎么弄呢？