FPGA

modelsim仿真出错“Error loading design”

2019-07-15 23:40发布

站内问答 / FPGA
7967 2 1092
最近不知为何，我的modelsim_ase在仿真时经常出现“Error loading design”的错误提示，但是代码编译是成功的。而且，每次重装之后就不会报错了。求教，这是怎么回事，如何解决。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
小工兵
2019-07-16 06:53
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>