FPGA

设计一个1s的延时的资源利用及精确度的问题

2019-07-15 23:41发布

站内问答 / FPGA
7970 4 1540
假如要设计一个1s的延时，直接做一个1s的计数器和分开来做几个小的计数器那个更节省资源？如果分开来做又没有在精度上带来什么干扰？求详细解答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
lyg1311358660
2019-07-16 13:08
感觉没多大区别

一周热门 更多>