FPGA

在systemC设计中如何实现上拉和下拉？

2019-07-15 23:42发布

站内问答 / FPGA
4324 1 1617
在verilog中实现上拉和下拉很容易，使用pullup 和 pulldown 就行，但在systemC设计中如何实现上拉和下拉？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
ganmeibo
2019-07-15 23:56
好像没有这个功能

一周热门 更多>