FPGA

if条件句里面的===是什么意思？

2019-07-15 23:44发布

站内问答 / FPGA
3527 6 1791
reg[7:0]data;
always@（a or b）
begin
    if(rst===1'b1)
        data<=0;
    else
       data<=data+1'b1;
end
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
花涛
2019-07-16 16:54
全等的意思。。

一周热门 更多>