FPGA

Modesim仿真：仿真系统提出太少端口警告，被调用模块无相应的输入怎么破？

2019-07-15 23:51发布

站内问答 / FPGA
3834 5 1436
QQ截图20150601193659.jpg 如图想用Modelsim仿真整个系统，但是不太会用verilog做testbench，在testbench里调用各个模块，但是调用的时候又调用不完输入端口，只用到部分，仿真系统提出太少端口警告，被调用模块无相应的输入。怎么破
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
小梅哥
2019-07-16 02:55
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>