FPGA

需要设计一个1 ~ 32的数控分频器，代码帮看下

2019-07-15 23:51发布

站内问答 / FPGA
8723 3 1095
需要设计一个1 ~ 32的数控分频器，通过5个按键控制分频系数，按键按下为高电平。
程序如下：
module div(clk,clk_out,rst_n,D1,D2,D3,D4,D5);
input clk; //系统时钟信号
input rst_n; //系统复位信
input wire D1,D2,D3,D4,D5;
output reg clk_out; //输出频率
reg[4:0] count;


always @(posedge clk )
begin
if(!rst_n) count<={~D5,~D4,~D3,~D2,~D1};
else if(count<5'b11111) count<=count+1'b1;
else count<={~D5,~D4,~D3,~D2,~D1};
end
always @(posedge clk)
begin
if (count==5'b11111) clk_out<=1;
else clk_out<=0;
end
endmodule
这样写对吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
杭州瑞德
2019-07-16 03:46
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>