FPGA

这个脉冲怎么设计啊？刚刚学习，不怎么会。。。

2019-07-16 00:00发布

站内问答 / FPGA
13267 9 1374
怎么利用10M的时钟，用verilog设计这样的周期波形，刚刚学习FPGA，不怎么会写，搞了好久都没搞出来。。。。。。求大神指导
BZJ72FS]CJV`EK~`_F{7@ZP.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
颓废葬流年
2019-07-16 22:51
犬冰离 发表于 2015-5-8 11:21
中间20微秒空的表示没有输出吗

低电平              

一周热门 更多>