FPGA

FPGA除法器IP核运算出错

2019-07-16 00:08发布

站内问答 / FPGA
7082 4 1793
请问一下大家有没有用Xilinx的除法器IP核的，版本是V3.0的！我们在做有符号数除法的过程中运算结果经常出错！原先做的产品，Divider的工作频率是40M，后来工作频率变为62M时就经常出错！参数如下：dividend和divisor都是32bit，小数位28bit，用的是high—radix模式！开始设置的延时是6，算的结果基本上都不对！改为8之后结果还是有错误！请问大家这个问题是怎么解决的
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
1074190665
2019-07-16 03:02
急求啊！！能有大神们过来解释一下吗？

一周热门 更多>