FPGA

verilog语言中怎么实现从0计数到255再计回到0，以此循环呢？

2019-07-16 00:14发布

站内问答 / FPGA
8468 9 1327
tica, Arial, sans-serif">verilog语言中怎么实现从0计数到255再计回到0，以此循环呢？
求大神提示啊 拜托拜托！！！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
xiekaboy
2019-07-16 20:37
seduce 发表于 2015-1-24 22:11

谢谢分享哈！！！

一周热门 更多>