xilinx 后仿真 遇到问题

2019-07-16 00:15发布

QQ截图20141229104740.png


直接用一句话赋值 SRAM_CLK <= clk_sram;然后把SRAM_CLK 引到管脚输出,
用post-map或者post-rote仿真,为什么出来的信号是这样的呢.
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。