FPGA

【FPGA每周一练】FPGA的HDL建模第三周

2019-07-16 00:19发布

站内问答 / FPGA
4121 8 1185
【FPGA每周一练】FPGA的HDL建模第三周

小编有话讲：各位用户朋友们，我们的每周一练在@chenchu0910 的付出与大家的支持下，已经迎来了第三周，看到有很多朋友一直在跟着练习，我们都感到很欣慰，希望电子发烧友以后能给大家提供更多的学习机会，也希望大家踊跃发言，我们愿与您携手共进，希望在这里能给您一片自由的学习与交流天地！

上周问题答案如下：
问题1：设计一个10进制计数器；源代码如下：
  1. module count(clk,rstn,en,dout);
  2.   input          clk,rstn,en;
  3.   output        reg        [4:0]        dout;

  5. always@(posedge clk or negedge rstn)
  6.         if (!rstn)
  7.                 dout<=4'b0000;
  8.         else
  9.                 if(en==1'b1)
  10.                         begin
  11.                         if(dout==4'b1010)
  12.                                 dout<=4'b0000;
  13.                         else
  14.                                 dout<=dout+1;
  15.                         end
  16. endmodule
复制代码


波形图如下：
每周3.bmp

问题2：设计3-8译码器。源代码如下：
  1. module decode(Ain,en,dout);
  2.   input                                [2:0]         Ain;
  3.   input                                                en;
  4.   output        reg                [7:0]        dout;

  6. always@(en or Ain)
  7.         if(en==1'b1)
  8.                 case(Ain)
  9.                         3'b000: dout <= 8'b11111110;
  10.                         3'b001: dout <= 8'b11111101;
  11.                         3'b010: dout <= 8'b11111011;
  12.                         3'b011: dout <= 8'b11110111;
  13.                         3'b100: dout <= 8'b11101111;
  14.                         3'b101: dout <= 8'b11011111;
  15.                         3'b110: dout <= 8'b10111111;
  16.                         3'b111: dout <= 8'b01111111;
  17.                 endcase
  18.     else
  19.          dout<=8'b11111111;
  20. endmodule
复制代码



波形图如下：

每周32.bmp

以上便是第二周的答案，小伙伴们做对了吗？
分割.png

本周题目是：用Verilog HDL设计


1、8位循环移位寄存器


2、D触发器（上升沿触发）


下周题目预告：各类触发器


往期回顾：                                                                                                   【FPGA每周一练】FPGA的HDL建模第一练
【FPGA每周一练】FPGA的HDL建模第二周



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
泡芙奶昔
2019-07-16 05:42
我来写一个8位循环移位寄存器
  1. module yiweijicun(in,out,clk,rst);
  2. input [7:0] in;
  3. input clk,rst,load;
  4. output out;
  5. reg out;
  6. reg [7:0] temp;

  8. always @(posedge clk)

  10. begin
  11.         if (!rst)
  12.            out=0;
  13.         else begin
  14.              if(!load)   
  15.                  temp=in;
  16.              else begin
  17.                   out=temp[7];
  18.                   temp[7]=temp[6];
  19.                   temp[6]=temp[5];
  20.                   temp[5]=temp[4];
  21.                   temp[4]=temp[3];
  22.                   temp[3]=temp[2];
  23.                   temp[2]=temp[1];
  24.                   temp[1]=temp[0];
  25.                   end
  26.               end
  27. end
复制代码

评分

参与人数 1威望 +5 +5 积分 +5 收起 理由 Elecfans管家 + 5 + 5 + 5 感谢支持！

查看全部评分

一周热门 更多>