FPGA

【FPGA每周一练】FPGA的HDL建模第一周

2019-07-16 00:21发布

站内问答 / FPGA
5616 19 1767
【FPGA每周一练】FPGA的HDL建模第一练

本次电子发烧友论坛邀请@chenchu0910 ，来和大家一起练习FPGA的HDL建模。

课程简介：这一版的论坛笔记只适合入门者，因为这论坛笔记按着由浅入深编辑的，只适合做入门引子。建议初学者者先从一些权威的参考书去了解“什么是Verlilog HDL 语言”，同时在跟着我们的论坛笔记进行练习，以达到快速理解的目的。FPGA 宛一堆乐高积和Verilog HDL 是自己的手（工具） ，自己可以随心所愿的要怎么拆就怎么拆。

课程分类：
一、基础电路设计；
二、典型常用电路设计；
三、综合运用电路设计。

首先，我们练习基础电路。因为大规模设计就是由像触发器、锁存器、多路选择器、解码器、编码器、饱和/非饱和计数器、FSM等常用基本电路组成。也就是说电路设计，你写到这要的单元就可以啦。在复杂的电路也是由他们构成。所以基础电路是根本，一点要练熟基础。

本周课题：
1、设计一个全加器。
2、四选一的多路选择器。
是不是觉得很简单，一蹴而就？答案下周三更新。（您可以随时在网上搜索,但不建议将与他人讨论）

PS：每周我们将在回答的用户中由嘉宾抽取一位幸运用户进行积分奖励！






友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
sapodillas
2019-07-18 02:24
    一位全加器

    1. <li>module full_adder(a,b,cin,sum,cout);</li><li>input a,b,cin;</li><li>output sum,cout;</li><li>assign sum <= a^b^c;</li><li>assign cout <= (a&b)|(a^b&c);</li><li>endmodule</li>
    复制代码



  2.     四选一的多路选择器
  3. <ul type="1" class="litype_1"><li>module mux4(a,b,c,d,in,out);</li><li>input a,b,c,d;</li><li>input [1:0] in;</li><li>output reg out;</li><li>assign out = in[1]? (in[0]?d:c) : (in[0]?b:a);</li><li>endmodule</li></ul>
复制代码





评分

参与人数 1威望 +2 积分 +2 收起 理由 chenchu0910 + 2 + 2 您的帖子很精彩,期待您分享的下一个帖子!.

查看全部评分

一周热门 更多>