FPGA

FPGA PLL输出的时钟信号电压是多少？各位大侠赐教啊！

2019-07-16 00:23发布

站内问答 / FPGA
3713 3 1143
     我的用的FPGA是tica, sans-serif, 宋体">Cyclone Iv。其中PLL的数字电源是1.2v，模拟电源是2.5v。       我想用PLL输出一个差分的时钟信号作为前端AD的采样时钟，只是现在不知道pll 输出的时钟信号电压是多少啊？大侠们救命啊。
      前端AD的输入电压是1.8V啊。我是不是还要在FPGA和AD直接接一个电平转换器啊？大侠救命啊

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
1347350136
2019-07-16 06:09
camp 发表于 2014-11-7 11:47
输出电平大小，跟该引脚所在BANK供电有关。

是不是说PLL输出时钟电压是和BANK的电压一致的。而PLL的模拟电源和数字电源实际是只是为了让PLL工作，并不影响最终的输出电压。谢谢，是不是这个意思啊？万分感谢

一周热门 更多>