FPGA

EP2C5T144的时钟问题

2019-07-16 00:24发布

站内问答 / FPGA
8685 1 996
EP2C5T144中PLL_OUTn和PLL_OUTp输出时钟是否为相位相差180度？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
凝枫竹汐
2019-07-16 01:12
不一定的，这个是可以配置的，在调用PLL核的时候有配置，位置相差可以设置-180~180度可配置。在配置的过程中有很详细的提示信息，如果对它的配置不熟悉的话，更详细的就是去看它的说明书，一般在配置的左上方，点击进去就可以查看的。

评分

参与人数 1积分 +5 收起 理由 Elecfans管家 + 5 活动奖励

查看全部评分

一周热门 更多>