FPGA

用Verilog语言怎么写一个60进制的计数器然后显示在数码管上

2019-07-16 00:29发布

站内问答 / FPGA
7243 19 1305
小弟刚学FPGA用的是EP4CE6  现在想写一个60进制的计数器 然后在数码管上显示出来   用verilog写   但想了好几天没想出来   去大侠指导下   或给个程序看看   小弟感激不尽。。。。。拜托了
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
孟凡良
2019-07-16 05:05
好吧   自己的事自己解决    我参照别人的程序已经弄好了   贴程序   附加一句   永远别指望别人  能靠的住的只有自己

一周热门 更多>