FPGA

用Verilog语言怎么写一个60进制的计数器然后显示在数码管上

2019-07-16 00:29发布

站内问答 / FPGA
7258 19 1305
小弟刚学FPGA用的是EP4CE6  现在想写一个60进制的计数器 然后在数码管上显示出来   用verilog写   但想了好几天没想出来   去大侠指导下   或给个程序看看   小弟感激不尽。。。。。拜托了
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
孟凡良
2019-07-16 12:21
第二顶层模块   例化下面的模块
module exp07_top
(
    CLK, RSTn,
     Number_Data,
     Row_Scan_Sig, Column_Scan_Sig
);

    input CLK;
     input RSTn;
     input [7:0]Number_Data;
     output [7:0]Row_Scan_Sig;
     output [1:0]Column_Scan_Sig;

     /**************************************/

     wire [3:0]Ten_Data;
     wire [3:0]One_Data;

     number_mod_module U1
     (
         .CLK( CLK ),
          .RSTn( RSTn ),
          .Number_Data( Number_Data ), // input - form top
          .Ten_Data( Ten_Data ), // output - to U2
          .One_Data( One_Data )  // output - to u2\U2
     );
     
     /****************************************/

     wire [7:0]Ten_SMG_Data;
     wire [7:0]One_SMG_Data;

     smg_encoder_module U2
     (
         .CLK( CLK ),
          .RSTn( RSTn ),
          .Ten_Data( Ten_Data ), // input - from U1
          .One_Data( One_Data ), // input - from U1
          .Ten_SMG_Data( Ten_SMG_Data ), // output - to U3
          .One_SMG_Data( One_SMG_Data )  // output - to U3
     );

     /*****************************************/
     
     smg_scan_module U3
     (
         .CLK( CLK ),
          .RSTn( RSTn ),
          .Ten_SMG_Data( Ten_SMG_Data ), // input - from U2
          .One_SMG_Data( One_SMG_Data ), // input - from U2
          .Row_Scan_Sig( Row_Scan_Sig ), // output - to top
          .Column_Scan_Sig( Column_Scan_Sig ) // output - to top
     );

     /******************************************/
     
endmodule


一周热门 更多>