FPGA

testbench中的差分时钟

2019-07-16 00:29发布

站内问答 / FPGA
4712 3 941
如果输入时钟时差分时钟信号，如何编写testbench？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
juventus_yang
2019-07-16 01:17
差分时钟在应用的时候不是一般也都用DCM或IBUFGDS产生系统时钟吗？个人认为可以直接用非差分时钟进行testbench的编写

一周热门 更多>